數字化時代，數據存儲、計算、傳輸和(hé)應用需求成為新的驅動(dòng)力，雲服務、高性能計算等高端芯片都離(lí)不開底層IP的加持，其中(zhōng)尤以DDR技術(shù)、Chiplet、高速 SerDes為重中(zhōng)之重。面向HPC常用的高算力SoC場景，芯動(dòng)科技推出以高性能計算“三件套”為核心的共性IP平台。
芯動(dòng)高性能計算”三件套“包括高端DDR系列、兼容UCIe标準的Innolink™ Chiplet系列、SerDes（PCIe5）系列，可(kě)全棧式協助客戶優化高性能計算、AI和(hé)圖形應用等系統芯片SoC上嚴苛的性能、功耗和(hé)成本目标，極大提高了SoC研發效率，降低風險，為數字時代算力需求升級提供有力支持。
HPC IP “三件套”是芯動(dòng)科技16年深耕高性能高可(kě)靠IP的最新成果，具有3大顯著優勢：一是性能高端，不管DDR、Serdes還是Chiplet，性能優異，覆蓋全面，滿足接口産品需求；二是高端工藝驗證，主流先進工藝都已開發驗證完成并授權客戶量産；三是跨平台，保證生産安全，芯動(dòng)IP在各大主流代工廠均流片驗證，已授權全球數十億顆高端SoC芯片量産，可(kě)加快SoC開發并降低風險。
▲高性能計算IP“三件套”解決方案
芯動(dòng)高端DDR存儲接口解決方案，不僅量産LPDDR5/5X Combo IP，還發布了GDDR6/6X Combo IP（PAM4)，同時兼容HBM3.0/HBM2e的Combo IP，運行速率高達7.2Gbps。所有高端DDR系列IP都可(kě)提供PHY和(hé)Controller整體解決方案，且都已經在先進工藝量産測試，全面支持JEDEC各種标準，在性能和(hé)穩定、尺寸和(hé)功耗、兼容更多協議、應用場景優化、易用和(hé)集成等方面均表現超群，可(kě)助力高性能計算、汽車(chē)自動(dòng)駕駛、移動(dòng)終端等高性能應用性能突破。
針對時下(xià)熱門的Chiplet技術(shù)，芯動(dòng)推出跨工藝、跨封裝的Chiplet連接解決方案-Innolink™ Chiplet，率先實現兼容UCIe兩種規格（Innolink-B/C），助力芯片設計企業(yè)和(hé)系統廠商(shāng)實現單晶粒制造及單一芯片性能突破，已在先進工藝上成功量産。該方案不僅支持标準封裝和(hé)先進封裝，還可(kě)以支持短(duǎn)距PCB場景，在多種應用場景下(xià)，具備低延時、低功耗、高帶寬密度以及超高性價比的優勢。涵蓋D2D、C2C、B2B等連接場景，提供封裝設計、可(kě)靠性驗證、信号完整性分析、DFT、熱仿真、測試方案等全棧式服務。
▲Innolink™ Chiplet A/B/C實現方法
芯動(dòng)32/56G SerDes全套解決方案在速率、各種接口标準種類、矽驗證覆蓋率等重要指标上均表現出衆，包含了PCIe5（向下(xià)兼容PCIe4/3/2）、USB3.2/3.0、SATA、XAUI、SATA、RapidIO、CXL2.0，高兼容、低成本、高性能、高可(kě)靠，提供一站(zhàn)式無憂集成，靈活定制Retimer 和(hé)Switch交換芯片，為5G通(tōng)信、自動(dòng)駕駛、人工智能、大數據存儲、雲計算、高性能圖像媒體處理、萬物互聯等應用，打通(tōng)了信息化高速公路(lù)！
是德科技大中(zhōng)華區市場總經理鄭紀峰表示：是德科技與芯動(dòng)合作多年，雙方均緻力于幫助客戶克服端到端的挑戰，是德科技提供基于磷化铟半導體工藝的高性能測試設備，從驗證、一緻性測試、到規格評估，全面推動(dòng)芯動(dòng)科技HPC IP “三件套” 的技術(shù)創新，在高性能計算領域，助力開發者優化和(hé)提升下(xià)一代系統芯片的性能，加速産品上市。
芯動(dòng)科技技術(shù)總監高專指出：芯動(dòng)在高性能IP和(hé)芯片定制上鑽研了16年，深谙芯片IP發展規律。芯動(dòng)技術(shù)不僅性能高端，尤其是全系DDR技術(shù)、兼容UCIe的Chiplet、SerDes等高性能計算“三件套”，和(hé)全球知名廠商(shāng)均有合作；而且一站(zhàn)式覆蓋全球各大主流代工廠工藝節點，擁有200次先進工藝流片和(hé)60億顆高端SoC授權量産記錄，是業(yè)界極富口碑的IP和(hé)定制服務老牌廠商(shāng)。
官方公衆号
招聘公衆号
